Des puces 6 fois plus puissantes pour l’IA : IBM franchit une première frontière avec des puces empilées en 3D et sous le nanomètre !

C'est un premier aperçu de l'ère ångström. IBM vient de dévoiler sa nouvelle technologie de gravure en 0,7 nanomètre, soit 7 ångströms. Cette avancée permettra de créer des puces plus rapides ou moins gourmandes en énergie. Une seule puce, « de la taille d'un ongle humain », contient près de 100 milliards de transistors.

En 2021, IBM avait présenté sa technologie en 2 nanomètres. Cinq ans plus tard, l'entreprise franchit un nouveau cap en passant sous le seuil du nanomètre. Par rapport à la précédente génération, cette puce en 0,7 nm promet des performances en hausse de 50 % à consommation égale, ou une réduction de la consommation énergétique de 70 % à performance égale. La prochaine génération d'appareils sera donc plus rapide, ou chauffera moins.

Image prise avec un microscope électronique en transmission (MET) d’un nœud de 0,7 nm. © IBM

Le secret du 0,7 nm : l'empilement vertical

Pour autant, il ne faut pas se fier à la nomenclature : 0,7 nm ne correspond pas à la taille des transistors. Il s'agit d'un nom purement commercial, qui fait référence au nœud technologique. Un seul atome de silicium ne mesure que 0,2 nm. Un transistor de 0,7 nm ne mesurerait alors que trois atomes. Le gain par rapport à la technologie en 2 nm n'est pas une réduction de taille, mais un passage en trois dimensions. La nouvelle architecture d'IBM s'appelle nanostack et consiste à empiler plusieurs couches de transistors les unes sur les autres. Cette approche doit permettre d'atteindre 0,1 nm. Elle permet en plus d'utiliser différents matériaux sur chaque couche et d'optimiser chacune séparément pour la vitesse ou l'efficacité énergétique.

Cette première itération de la technologie nanostack empile deux couches. Des transistors sont gravés sur une première couche de silicium, puis une nouvelle couche est ajoutée par-dessus, et de nouveaux transistors sont gravés sur celle-ci. L'une des difficultés a été de mettre au point un procédé dont la température reste sous 400 °C afin de ne pas faire fondre les connexions avec la couche inférieure. Les transistors des deux couches sont décalés, ce qui simplifie les connexions.

De plus, l'architecture est évolutive. Cela signifie qu'IBM compte ajouter des couches supplémentaires pour augmenter la densité des transistors. La firme a déjà prévu un passage à 0,5 nm, 0,3 nm, 0,2 nm, puis enfin 0,1 nm d'ici 2040.

La feuille de route pour atteindre 1 ångström. © IBM

Un coup de boost massif pour l’IA

Cette technologie nanostack permet aussi de réduire de 40 % la taille de la SRAM, la mémoire vive intégrée sur la puce, diminuant la longueur des connexions et réduisant ainsi la latence. À cette échelle, le temps mis par les électrons pour parcourir les connexions paraît insignifiant, mais au cours d'un grand nombre d'opérations ces délais s'accumulent. Cela promet notamment des performances exceptionnelles pour l'intelligence artificielle. Les puces dédiées à l'accélération de l’IA peuvent atteindre environ 1 500 TOPS (téra opérations par seconde). Selon IBM, le passage à la technologie en 0,7 nm permettrait de multiplier ces performances par six, soit 9 000 TOPS. Cela permettrait de réduire le temps d’entraînement d'un grand modèle de langage de trois mois à deux semaines.

Cependant, il ne faudra pas s'attendre à voir les processeurs utilisant cette architecture débarquer sur le marché tout de suite. Pour l'instant, il s'agit d'une architecture générale, et ses partenaires devront concevoir leurs puces en s'appuyant sur celle-ci. Cette technologie devrait être utilisée pour divers types de puces, et notamment des processeurs et des puces graphiques, mais il faudra quelques années avant de voir les premiers produits grand public. La feuille de route d'IBM prévoit le début de production de masse en 2031.